四日本国特許庁(JP)

⑩特許出願公開

四公開特許公報(A)

昭63-34795

(全5頁)

@Int_CI_4

識別記号

庁内整理番号

母公開 昭和63年(1988)2月15日

G 11 C 11/34

C-8522-5B K-8522-5B

発明の数 3

半導体記憶装置 公発明の名称

> 创特 頣 昭61-179756

砂田 昭61(1986)7月29日

砂発 明 者 宮 完 ·

崇 行

逄

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹

審査請求 未請求

製作所内

の発 明 者 紀 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹

製作所内

る。 三菱電機株式会社 闊 分段 理 弁理士 早瀬 麼一

東京都千代田区丸の内2丁目2番3号

1. 発明の名称

半導体記憶装置

- 2. 特許請求の原用
- 複数のアドレス線と単数または複数のタイ ミング信号雄が接続されている半導体配位装置に
- 2 分割以上に時分割されたまたはされていない 紀復素子のアドレスに関する情報と、 2 分割以上 に時分割されたまたはされていない前配配性集重 の動作モードに関する指示とを時分割して前記ア ドレス級より与えるようにしたことを特徴とする 半基体記位装置
- ② 前記記位装置の動作モードに関する指示や データ入力を前記記憶装置がとりこむタイミング。 及び前記記位装置がデータを出力するタイミング を前記タイミング信号線のタイミング信号が決定 することを特徴とする特許請求の範囲第1項記載 の半双体記憶装置。
 - ③ 複数のアドレス線と単数または複数のタイ

ミング信号級が接続されている半導体記憶装置に おいて、

2分割以上に時分割されたまたはされていない 記憶素子のアドレスに関する情報と、前記記位表 覆からのデータ出力かつ/または該記位業署への データ入力とを時分割して前記アドレス級より与 えるようにしたことを特徴とする半導体記位装置。

- (4) 前記記憶装置の動作モードに関する指示や データ入力を配性装置がとりこむタイミング、及 び旋記憶装置がデータ出力するタイミングを前記 タイミング信号線のタイミング信号が決定するこ とを特徴とする特許請求の疑問第3項記載の半減 佐記僧塾置。
- ⑤ 複数のアドレス鍵と単数または複数のタイ ミング信号線が接続されている半原体記憶造電に おいて、
- 2分割以上に時分割されたまたはされていない 記憶素子のアドレスに関する情報と、2分割以上 に分割されたまたはされていない上記記位集業の 動作モードに関する指示と、上記記位装置からの

データ出力かつ/または記憶装置へのデータ人力 とを時分割して前記アドレス線より与えるように したことを特徴とする半導体記憶装置。

(6) 前記記憶被優の動作モードに関する指示やデータ人力を記憶装置がとりこむタイミング。及び記憶装置がデータ出力するタイミングを前記タイミング信号線のタイミング信号が決定することを特徴とする特許請求の範囲第5項記載の半導体記憶装置。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は半導体配位装置に関し、特にその時 分割方式の改良に関するものである。

(従来の技術)

第6図は従来の半導体記憶装置の一例で、84 KダイナミックRAMの入力信号例を示すもので あり、図において1bは半導体記憶装置である6 4 KダイナミックRAM、2bは64 Kダイナミ ックRAM1bに接続されているアドレスパス線 で、A。~A, の8本で構成されている。3bは クロック信号で、RAS、CAS、R/Wの3本から構成されている。

第7図は第6図の装置の動作タイミングを示し、 第8図は第6図の装置の動作モードをまとめたも のである。

また第9図は、従来の半導体記憶装置の他の一例で、64 K×4ビデオRAMの入力信号例を示すものであり、図においてicは半導体記憶装置である64 K×4ビデオRAM、2cは64 K×4ビデオRAMicに接続されているアドレスパス線で、第6図の従来例と同様にA。~A、の8本で構成されている。3cはクロックは号で、RAS, CAS, DT/OE, WB/WEの4本から構成されている。

第10図は第9図の装置の効作タイミングを示し、第11図は第9図の装置の動作モードをまとめたものである。

次に第 6 図の装置の動作について第 7 図にもとづいて説明する。なお、第 6 図に示した 6 (K ダイナミック R A M は 65536 = 21 個の記憶素子を

含んでおり、その中の任意の記憶素子の情報を読 み出したり含きかえたりできる装置である。

第1図において、まず、上位8ピットのアドレ ス情報(行アドレス)が、アドレスペス線2bに 出力され、時刻し。においてクロック信号3bの 中のRAS信号の立ち下がりによって記憶整置1 bにとりこまれる。次に下位 B ピットのアドレス 情報 (列アドレス) がアドレスパス線2bに出力 され、時刻し、においてCAS信号の立ち下がり によって記位装置1トにとりこまれる。このよう に、アドレスパス雑2bにはアドレス情報が時分 割して出力されている。また、時刻t, からCA S信号の立ち上がり時期に、までの間、R/W信 号がHighの状態ならば読み出し、Lowの状 版ならば書き込みの動作モードが指定できる。こ の様子は第8図にまとめて示している。なお、実 旅には時刻 t , から t i の間にR/W信号の状態 を固定する必要はないが、これは本発明に直接関 わることではないので、説明を簡単にしたもので ある.

次に第9図の設置の動作について、第10図を用いて説明する。なお、第9図に示したピデオとの記れて説明する。なお、第9図に示したピデストという。なお、では対して直列に順次アクセスできるメモリ(はかいであり、通常の読み出し、書き込みデータをマスクするライトとS人のほかに書き込みデータをマスクするライトS人のよかに書き、RAM内の一群の配性素である。Mとの間で情報の転送を可能にした装置である。

第10図において、時刻:。のRAS信号の立下がりによって行アドレスが、時刻:。のCAS信号の立ち下がりによって列アドレスが配位装置1cにとりこまれる。また、時刻:。においることにとり、SAMからRAMへの情報転送が指定できるなど、多用な動作モードの設定がいたのできるなど、多用な動作モードの設定ができるなど、多用な動作モードの設定ができるなど、多用な動作モードの設定ができるが、実際には時刻:。から:。の間DT/OE、水、実際には時刻:。から:。の間DT/OE、水・大阪には時刻:。から:。の間DT/OE、水・大阪には時刻:。から:。の間DT/OE、木・大阪には時刻:

発明に直接関わることはないので説明を簡単にし たものである。

(発明が解決しようとする問題点)

従来の半導体配性装置は以上のように構成されているので、多用な動作モードを実効させるためには多数のクロック信号が必要になり、記憶装置の入力ピン数が増え、装置が大型化する、またはクロック信号には複雑なタイミング制御が必要になり、周辺装置が複雑かつ大型化するなどの問題点があった。

この発明は上記のような問題点を解消するためになされたもので、少数のクロック信号で多種類のモードを指定できるとともに、複雑なタイミング制御を必要とせず、本体、周辺装置ともに小型化できる半導体記憶装置を得ることを目的とする。 【問題点を解決するための手段】

この発明に係る半導体配性装置は、配性装置に 接続されるアドレスパスにアドレス情報と時分割 して配性装置の動作モード情報及びデータ入力。 データ出力をのせるようにしたものである。

それぞれトリガされて記憶装置に与えられる。記憶装置はモード情報により 2 * 通りの異なった動作をすることができる。

なお、上記実施例では動作モード、行アドレス。 列アドレスの順に入力されるものとしたが、この 調番を変えたり、動作モード情報、アドレス情報 の時分割方法を変えたり、CLKI、CLK2に よるトリガ方法を変えたりしてもよいことは言う までもない。

第3図は、変形例として、1種類のアドレス情報と2種類のモード情報が与えられ、それぞれCLK1の立ち下がりエッジ、CLK1の立ち上がりエッジでトリガされる場合を示す。この例の場合には2**通りのモード設定が可能となる。

また、CLK1. CLK2の立ち上がり。立ち下がりタイミングの組み合わせ、及び3種類以上のクロック信号を用いるなどの方法により、さらに多様な分割が可能である。第4図(0)にタイミングの組み合わせを変えた場合、第4図(0)に3環節

〔作用〕:

この発明の半導体記憶装置では、アドレスバス にアドレス情報と時分割して動作モード情報及び データ入力・データ出力をのせるようにしたので、 複雑なタイミング信号により動作モードを決定す る必要がなくなり、装置を簡素化できる。

(実施例)

以下、この発明の一実施例を図について説明する。第1回において、1 a は記憶装置、2 a は N 本から構成されるアドレスパス線、3 a はタイミングクロック信号をあらわすもので、図には C L K 1. C L K 2 の 2 本の場合を例として示した。

第2図は第1図の装置の動作タイミングを示す。 図である。

次に動作について説明する。第2図において、 A。~Ax-1 のアドレスバス線は動作モード情報。 行アドレス情報。列アドレス情報を順次出力し、 CLK1の立ち下がりエッジで動作モード情報が、 CLK2の立ち下がりエッジで行アドレス情報が、 CLK1の立ち上がりエッジで列アドレス情報が、

のクロックを用いた場合を例示する。

また、データ入力、データ出力を時分割することも可能である。この例を第5図に示す。

(発明の効果)


以上のように、この発明によれば、半導体記憶装置に接続されるアドレスパスに接記憶装置の動作モード情報をアドレス情報と時分割して与えるようにしたので、記憶装置の入力ピン数を削減できる、記憶装置を小型化できる、複雑なタイミング信号を必要とせず、周辺装置を簡素に、かつ小型化できる、などの効果が得られる。

4. 図面の簡単な説明


第1図はこの発明の一実施例による半率体記位 装置を示すプロック図、第2図は第1図の装置の 動作タイミングを示す説明図、第3図ないし第5 図はこの発明の他の実施例による動作タイミング を示す図、第6図は従来の半率体記位装置を示す プロック図、第7図は第6図の装置の動作タイミ ングを示す図、第8図は第6図の装置の動作を一 とまとめた図、第9図は他の従来例の半準体記 位装型を示すプロック図、第10図は第9図の装置の動作タイミングを示す図、第11図は第9図の装置の動作モードをまとめた図である。


1 a は記憶装置、 2 a はアドレスパス線、 3 a はタイミングクロック信号。

代理人 早 號 蔥·一




1a:*足能栄置* 2a:*タメレスメロス試* 3a:*タイミンプᲔロ-?*






A0 - AN-1 A00 1 A00 2 A00 3 MODE 1 MODE 3

CFK3



特開昭63-34795(5)



\$ 11 图

クロック信号の状態				
FF \$1 13		好到 14 ~19		MAFE-K
DT/OE	WB/WE	□ / OE	WB/ WE	
н	X	(Н	RAM の最み世(
	Н	н	L	RAM の 書き込み
	Ĺ	н	L	RAM # 541/1-6-1
Ł	Н	X	X	RAM # SAM TORE IN
	L	X	X	SAMES RAMA PERE